You're Reading a Free Preview
Pages 4 to 6 are not shown in this preview.
A. Mức thanh ghi là mức trao đổi nhanh nhất
B. Mức thanh ghi là mức trao đổi chậm nhất
C. Mức cache được chia thành hai mức
D. Mức cache là mức gần thanh ghi nhất
A. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần
B. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần
C. Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần
D. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần
A. SRAM 4K x 8 bit
B. DRAM 4 K x 8 bit
C. SRAM 2K x 8 bit
D. DRAM 2 K x 8 bit
A. SRAM 8K x 16 bit
B. DRAM 8K x 16 bit
C. SRAM 64M x 16 bit
D. DRAM 64M x 16 bit
A. Chứa các chương trình và dữ liệu dưới dạng thư viện
B. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC
C. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành
D. Được đánh địa chỉ trực tiếp bởi bộ xử lý
A. Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành
B. BNC do bộ xử lý đánh địa chỉ trực tiếp
C. Có những loại máy tính không có BNC
D. Các ngăn nhớ không tổ chức theo byte
A. Cache có thể được đặt trên cùng chip với CPU
B. Bộ nhớ chính có tốc độ nhanh hơn cache
C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài
D. Cache không được đặt trên cùng chip với CPU
A. Bộ nhớ ngoài nhận cả khối dữ liệu từ cache
B. Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ
C. Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ
D. Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính
A. Trượt cache, trúng cache
B. Sai cache, đúng cache
C. Trên cache, dưới cache
D. Trong cache, ngoài cache
A. Nguyên lý hoạt động của máy tính
B. Nguyên lý điều khiển ghi dữ liệu
C. Nguyên lý điều khiển đọc dữ liệu
D. Nguyên lý định vị tham số bộ nhớ
A. Bộ nhớ chính chia thành các block nhớ
B. Cache chia thành các line nhớ
C. Bộ nhớ chính chia thành các line nhớ
D. Kích thước line bằng kích thước block
A. Xác định block nào của bộ nhớ chính đang ở trong line
B. Xác định cache có dung lượng bao nhiêu
C. Xác định line có dung lượng bao nhiêu
D. Xác định cache có bao nhiêu line
A. Trực tiếp, liên kết hoàn toàn, liên kết tập hợp
B. Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp
C. Liên kết tập hợp, liên kết phần tử, gián tiếp
D. Trực tiếp, liên kết phần tử, liên kết gián đoạn
A. Tag + Word + Line
B. Tag + Word
C. Tag + Line + Word
D. Tag + Line
A. Tag + Word + Line
B. Tag + Word
C. Tag + Line + Word
D. Tag + Line
A. Tag + Word + Set
B. Tag + Word
C. Tag + Set + Word
D. Tag + Set
A. 12 + 10 + 5
B. 13 + 10 + 4
C. 14 + 11 + 2
D. 14 + 10 + 3
A. 11 + 13 + 3
B. 11 + 14 + 2
C. 12 + 13 + 4
D. 12 + 12 + 3
A. 11 + 11 + 5
B. 12 + 11 + 4
C. 12 + 12 + 3
D. 11 + 12 + 4
A. 13 + 11 + 2
B. 12 + 12 + 2
C. 24 + 4
D. 24 + 2
A. 13 + 11 + 2
B. 14 + 10 + 2
C. 23 + 3
D. 24 + 2
A. 13 + 10 + 4
B. 13 + 9 + 5
C. 14 + 9 + 4
D. 14 + 10 + 4
A. 12 + 12 + 4
B. 13 + 11 + 4
C. 14 + 10 + 4
D. 13 + 9 + 6
A. 13 + 8 + 5
B. 13 + 7 + 6
C. 14 + 7 + 5
D. 14 + 8 + 6
A. Line -> Tag -> Word
B. Line -> Word -> Tag
C. Tag -> Line -> Word
D. Tag -> Word -> Line
A. Word -> Set -> Tag
B. Set -> Word -> Tag
C. Set -> Tag -> Word
D. Word -> Tag -> Set
A. Không có thuật toán
B. Ánh xạ trực tiếp không có thuật toán thay thế
C. Hai ánh xạ liên kết [hoàn toàn và tập hợp] có 4 thuật toán
D. Cả b và c đều đúng
A. Ngẫu nhiên, FIFO, LRU, LFU
B. Ngẫu nhiên, LIFO, LRU, LFU
C. Ngẫu nhiên, FIFO, LFU, LTU
D. Ngẫu nhiên, LIFO, LTU, LVU
A. Write through: ghi đồng thời vào cả cache và bộ nhớ chính
B. Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
C. Cả a và b đều đúng
D. Cả a và b đều sai
A. Write back: ghi đồng thời vào cả cache và bộ nhớ chính
B. Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
C. Cả a và b đều không đúng
D. Cả a và b đều đúng
A. FIFO là TT thay đi block mới nhất trong các block hiện nay
B. LRU là TT thay đi block có tần suất truy nhập ít nhất
C. LFU là TT thay đi block truy nhập gần đây ít nhất
D. Tất cả đều sai
A. FIFO là TT thay đi block cũ nhất trong các block hiện nay
B. FIFO là TT thay đi block có tần suất truy nhập ít nhất
C. LRU là TT thay đi block truy nhập gần đây ít nhất
D. Random là TT thay đi block ngẫu nhiên
A. LIFO là TT thay đi block cũ nhất trong các block hiện nay
B. LTU là TT thay đi block có tần suất truy nhập ít nhất
C. LVU là TT thay đi block truy nhập gần đây ít nhất
D. Tất cả đều sai
A. TT Random cho tỉ lệ cache hit thấp nhất
B. TT LRU cho tỉ lệ cache hit cao nhất
C. TT FIFO cho tỉ lệ cache hit cao nhất
D. TT LFU cho tỉ lệ cache hit tương đối cao
A. 4K x 4 bit để có modul nhớ 8K x 4 bit
B. 8K x 4 bit để có modul nhớ 16K x 4 bit
C. 8K x 4 bit để có modul nhớ 8K x 8 bit
D. 4K x 4 bit để có modul nhớ 4K x 8 bit
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 8 bit để có modul nhớ 32K x 8 bit
C. 32K x 4 bit để có modul nhớ 32K x 8 bit
D. 16K x 16 bit để có modul nhớ 32K x 16 bit
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 4 bit để có modul nhớ 32K x 8 bit
C. 16K x 4 bit để có modul nhớ 16K x 16 bit
D. 32K x 4 bit để có modul nhớ 32K x 16 bit
A. 4K x 4 bit để có modul nhớ 4K x 8 bit
B. 4K x 2 bit để có modul nhớ 4K x 8 bit
C. 8K x 4 bit để có modul nhớ 8K x 8 bit
D. 8K x 2 bit để có modul nhớ 16K x 2 bit
A. 2K x 4 bit để có modul nhớ 4K x 4 bit
B. 2K x 4 bit để có modul nhớ 4K x 8 bit
C. 2K x 4 bit để có modul nhớ 2K x 8 bit
D. 4K x 4 bit để có modul nhớ 8K x 4 bit
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 8 bit để có modul nhớ 32K x 8 bit
C. 32K x 8 bit để có modul nhớ 64K x 16 bit
D. 32K x 8 bit để có modul nhớ 64K x 8 bit
A. 2K x 8 bit để có modul nhớ 8K x 8 bit
B. 2K x 4 bit để có modul nhớ 8K x 8 bit
C. 1K x 4 bit để có modul nhớ 4K x 4 bit
D. 1K x 4 bit để có modul nhớ 4K x 8 bit
A. 4K x 8 bit để có modul nhớ 16K x 8 bit
B. 8K x 8 bit để có modul nhớ 32K x 8 bit
C. 8K x 8 bit để có modul nhớ 16K x 8 bit
D. 8K x 16 bit để có modul nhớ 16K x 16 bit
A. 8K x 4 bit để có modul nhớ 16K x 8 bit
B. 8K x 4 bit để có modul nhớ 16K x 4 bit
C. 8K x 8 bit để có modul nhớ 16K x 8 bit
D. 8K x 8 bit để có modul nhớ 16K x 16 bit
A. 4K x 4 bit để có modul nhớ 16K x 8 bit
B. 8K x 8 bit để có modul nhớ 8K x 16 bit
C. 8K x 8 bit để có modul nhớ 16K x 8 bit
D. 4K x 4 bit để có modul nhớ 8K x 8 bit
A. 2m x n bit
B. 2n x m bit
C. 2m x n byte
D. 2n x m byte
A. 2m x n bit
B. 22n x m bit
C. 22m x n bit
D. 2n x m bit
A. 22m x n bit
B. 22n x m bit
C. 22m x n byte
D. 22n x m byte
A. 2m x n bit
B. 22n x m bit
C. 22m x n bit
D. 2n x m bit
A. Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại
B. Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại
C. Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại
D. Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại
A. Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập
B. Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập
C. Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập
D. Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập