Mạch so sánh 1 bit phương trình năm 2024

Mạch so sánh hay Comparator, còn gọi là Op-Amp Comparator trong kỹ thuật điện tử là phần tử thực hiện so sánh hai giá trị điện áp hoặc dòng điện đưa tới ngõ vào thuận và đảo, và cho ra kết quả nhị phân biểu hiện giá trị thuận có lớn hơn không.

Phần lớn mạch được chế phục vụ so điện áp.

Thuật ngữ Comparator thường được dùng với ý nghĩa này. Khi cần phân biệt thì dùng Op-Amp Comparator, ví dụ phân biệt với các mạch so sánh số là "Digital comparator". Đôi khi mạch còn được gọi là ADC 1 bit.

Nguyên lý hoạt động[sửa | sửa mã nguồn]

Mạch gồm hai phầnː mạch ngõ vào là một khuếch đại thuật toán có hệ số khuếch lớn, và mạch ngõ ra thông dụng của các mạch logic.

Theo biểu diễn trong ký hiệu mạch so sánh, với V1 ở ngõ vào thuận, thì

• Nếu V1 > V2, Vout là logic 1 (high)
• Nếu V1 < V2, Vout là logic 0 (low)

Sự bất định xảy ra khi V1 ≈ V2, nhưng thường được khử bằng các phản hồi dương để tạo trễ.

Đặc trưng trễ giống như đối với Trigger Schmitt.

Ứng dụng[sửa | sửa mã nguồn]

Tham khảo[sửa | sửa mã nguồn]

Tutorial: Electronic Circuits-Op-amps/Comparator Circuit, Renesas Engineer School, 2010. Truy cập 01 Apr 2015.

Thiết kế được mạch chuyển đổi mã nhị phân sang BCD ; Thiết kế được mạch chuyển đổi mã nhị phân sang thừa 3; Thiết kế được mạch cộng số nhị phân có dấu và có báo tràn.

1. Câu hỏi chuẩn bị

Trước khi vào bài thực hành, Sinh viên cần chuẩn bị và trả lời các câu hỏi sau đây:

1/ Hãy vẽ sơ đồ khối, bảng trạng thái, phương trình, sơ đồ mạch cộng bán phần số nhị phân 1 bit với 1 bit?

 Sơ đồ khối

 Phương trình

0 + 0 = 00 0 + 1 = 01 1 + 0 = 01 1 + 1 = 10

 Bảng trạng thái

 Sơ đồ mạch cộng bán phần 1bit với 1bit

2/ Hãy vẽ sơ đồ khối, bảng trạng thái, phương trình, sơ đồ mạch cộng toàn phần số nhị phân 1 bit với 1 bit?

 Sơ đồ khối

 Phương trình

Để đơn giản, giả sử tín hiệu đưa về là A, chỉ có 2 mức logic là

cao và thấp (tín hiệu số 1 bit). Tín hiệu đem so sánh là B (tín

hiệu cài đặt)

Sẽ có 3 trường hợp xảy ra cho ngõ ra :

A > B khi A = 1 và B = 0

A < B khi A = 0 và B = 1

A = B khi A = 1 = B hay A = 0 = B

Từ đây xây dựng bảng sự thật cho 3 trường hợp ngõ ra từ tổ

hợp trạng thái 2 ngõ vào ra như sau :

 Bảng trạng thái

 Sơ đồ mạch so sánh 2 số nhị phân 1bit

1. Trang thiết bị thực hành

IC 74LS83A; IC 74LS85; IC 74LS04; LED; DIP; R 330 Ω; R 1 kΩ.

KIT thực tập Kỹ thuật số. Dao động ký; VOM. Máy tính có phần mềm Proteus.

1. Tóm tắt lý thuyết

Thí nghiệm này giới thiệu mạch cộng 4 bit và mạch so sánh 4 bit. IC 74LS83A là bộ cộng 4 bit và IC 74LS85 là bộ so sánh 4 bit.

2.4. IC cộng 7483A

Sơ đồ chân – ký hiệu và bảng chức năng của IC cộng nhị phân 4 bit.

Hình 2: Sơ đồ chân-ký hiệu IC 74LS83A. Bảng 2: Bảng chức năng IC 74LS

2.4. IC so sánh 74LS

Sơ đồ chân – ký hiệu và bảng chức năng của IC so sánh nhị phân 4 bit 74LS85.

1. Các bước thực tập

2.5. Mạch chuyển đổi 4-bit nhị phân sang BCD

Số nhị phân 4 bit từ 0000 đến 1001 giống với số BCD. Nếu chúng ta thêm số 0 vào các số nhị phân này, kết quả là không thay đổi và vẫn đại diện cho BCD. Nhị phân các số từ 1010 đến 1111 được chuyển đổi sang BCD bằng cách thêm 0110 vào số nhị phân.

Hình 2: Mạch chuyển đổi 4-bit nhị phân sang BCD.

2.5. Mạch chuyển đổi 4-bit nhị phân sang thừa 3

Hình 1 cho thấy một giản đồ đã hoàn thành một phần của mạch chuyển đổi mã nhị phân sang thừa 3. Bộ cộng phải thêm 0011 vào số nhị phân (0000 – 1001) nhưng thêm 1001 vào số

Ngõ ra BCD

Ngõ vào nh phânị

nhị phân nếu nó lớn hơn 1001 để chuyển đổi số nhị phân 4 bit thành thừa 3.

Hình 2: Mạch chuyển đổi 4-bit nhị phân sang thừa 3.

2.5. Mạch cộng nhị phân có dấu có báo tràn.

Xem xét vấn đề phát hiện lỗi tràn. Chúng ta chỉ cần xem xét bit dấu cho mỗi số được thêm vào và bit dấu cho ngõ ra. Viết biểu thức Boolean để phát hiện lỗi tràn trong mạch.

Lưu ý rằng các tín hiệu đi vào hộp trong 1 là A4, B4 và S4. Nếu chúng ta áp dụng định lý DeMorgan cho một số hạng

mã th Ngõ ra ừa 3

Ngõ vào nh phânị

1. Báo cáo thực tâ ̣p

2.6. Giải thích mạch trong hình 2.

 Mô phỏng

• 4 bit DCBA là số nhị phân được đưa đồng thời vào mạch cộng 7483A và mạch so sánh 7485.
• Mạch cộng sẽ cộng 4 bit A với 4 bit B, mạch so sánh sẽ so sánh 4 bit A với 4 bit B.
• Số nhị phân đưa vào mạch so sánh sẽ được so sánh với số 9. Nếu số nhị phân lớn hơn 9 thì mạch so sánh xuất ra mức cao ngược lại xuất ra mức thấp.
• Ngõ ra của mạch so sánh sẽ được nối với 4 Bit B của mạch cộng. Khi số Nhị phân bé hơn hoặc bằng 9 thì 4 Bit B ở mạch cộng sẽ là 0000 tương đương với cộng cho 0. Và khi số Nhị phân lớn hơn 9 thì 4 Bit B ở mạch cộng sẽ là 0110 tương với cộng cho 6.
• Hoàn thiện mạch ta được kết quả số BCD hiện thị từ 0000- 1001

2.6. Hoàn thành và giải thích mạch trong hình 2.

 Mô phỏng

2.6. Hoàn thành và giải thích mạch trong hình 2.

2.6. Hoàn thành bảng sau.

Bảng này cho tất cả các kết hợp có thể có của bit dấu, hiển thị 1 bất cứ khi nào xảy ra lỗi tràn.

Ngõ vào Ngõ ra

1. Bài tâ ̣p
2. Mở rộng hai bộ cộng 7483A để cộnng hai số 8 bit.
3. Chức năng của đầu vào C 0 trên bộ cộng 7483A là gì?
4. C0 là bit tràn, là số dư của bộ cộng.
5. Viết phương trình ngõ ra mạch so sánh bằng 1 bit A 0 với 1 bit B 0.
6. Viết phương trình ngõ ra mạch so sánh bằng 2 bit A 1 A 0 với 2 bit B 1 B 0.
7. Viết phương trình ngõ ra mạch so sánh bằng 3 bit A 2 A 1 A 0 với 3 bit B 2 B 1 B 0.
8. Viết phương trình ngõ ra mạch so sánh bằng 4 bit A 3 A 2 A 1 A 0 với 4 bit B 3 B 2 B 1 B 0
9. Viết phương trình ngõ ra mạch so sánh bằng 8 bit A 7 - A 0 với 4 bit B 7 - B 0.
10. Thiết kế mạch so sánh 1 bit với 1 bit, có thêm 3 tín hiệu vào tương ứng nhỏ hơn, bằng và lớn hơn, có 3 tín hiệu ra để biết trạng thái nhỏ hơn, bằng và lớn hơn.

Thiết kế mạch so sánh 4 bit với 4 bit bằng cách sử dụng 4 mạch so sánh 1 bit vừa thiết kế ở câu trên.